PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-128266

(43)Date of publication of application: 22.04.2004

(51)Int.Cl.

H01L 21/8242 G11C 15/04 H01L 27/108

(21)Application number: 2002-291218

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

03.10.2002

(72)Inventor:


ONODA MICHIHIRO

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of reducing the size of cells and increasing the capacity of capacitors.

SOLUTION: Each cell of a plurality of cells includes a cell transistor (Tr), a 1st search Tr, a 2nd search Tr, and a capacitor. The 1st search Tr and the 2nd search Tr are mutually connected in series to constitute a search circuit. A 2nd impurity diffusion area of the cell Tr is connected to an accumulation electrode of the capacitor and a gate electrode of the 1st search Tr. A word line is connected to the gate electrode of the cell Tr of the corresponding cell, and a bit line is connected to the 1st impurity diffusion area of the corresponding cell Tr. A data bus line is connected to the gate electrode of the corresponding 2nd search Tr, and a match line is connected to one terminal of the corresponding search circuit. A ground line impresses ground voltage to the other terminal of the search circuit. These bit line, data bus line, match line and the ground line are arranged on a wiring layer which is above a capacitor arrangement layer.



LEGAL STATUS

[Date of request for examination]

30.09.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-128266 (P2004-128266A)

(43) 公開日 平成16年4月22日 (2004.4.22)

(51) Int. C1. ⁷	FI	テーマコード(参考)
HO1L 21/8242	HO1L 27/10 68	1F 5F083
G 1 1 C 15/04	G11C 15/04 6O	1 A
HO1L 27/108	HO1L 27/10 62	1 C
	HO1L 27/10 32	1

審査請求 未請求 請求項の数 10 OL (全 31 頁)

		音宜胡水	不明水	胡水坝(ク数 10	OL	(王	31 貝/
(21) 出願番号 (22) 出願日	特願2002-291218 (P2002-291218) 平成14年10月3日 (2002.10.3)	(71) 出願人	000005223 富士通株式会社					
			神奈川県川崎市中原区上小田中4丁目1番1号					
		(74) 代理人	100091340					
			弁理コ	L 高棚	敬四郎	;		
		(74) 代理人	10010	5887				
			弁理士	上 来山	幹雄			
		(72) 発明者	小野日	祖 道広				
			神奈川県川崎市中原区上小田中4丁目1番					
		1号 富士通株式会社内						
		Fターム (参	考) 5F	083 AD01	AD31	GA09	JA33	JA35
	•	1		JA36	JA37	JA39	JA40	JA53
				JA56	KA20	LA01	LA21	MAO2
		1		MA04	MA06	MA18	MA19	MA20
		1		NAO1	PR40			

(54) 【発明の名称】半導体装置


(57)【要約】

【課題】セルサイズを縮小し、キャパシタ容量を大きく することが可能な半導体装置を提供する。

【解決手段】複数のセルの各々が、セルTr、第1サーチTr、第2サーチTr、及びキャパシタを含む。第1サーチTrと第2サーチTrとが相互に直列に接続されてサーチ回路を構成する。セルTrの第2の不純物拡散領域がキャパシタの蓄積電極及び第1サーチTrのゲート電極に接続される。ワードラインが、対応するセルのセルTrのゲート電極に接続され、ビットラインが、対応するセルTrの第1の不純物拡散領域に接続される。データバスラインが、対応する第2サーチTrのゲート電極に接続され、マッチラインが、対応するサーチ回路の一方の端子に接続される。グランドラインが、サーチ回路の他方の端子に接地電圧を印加する。ビットライン、データバスライン、マッチライン、及びグランドラインが、キャパシタの配置された層よりも上の配線層に配置されている。

【選択図】 図7

第1の実施例(その4)



【特許請求の範囲】

【請求項1】

半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチトランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタの第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトランジスタのゲート電極に接続された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバスラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一方の第1の端子に接続されたマッチラインと、

前記複数のセルのサーチ回路の他方の第2の端子に接地電圧を印加するグランドラインとを有し、

前記ビットライン、データバスライン、マッチライン、及びグランドラインが、前記キャパシタの配置された層よりも上の配線層に配置されている半導体装置。

【請求項2】

前記第2のサーチトランジスタの第1の不純物拡散領域、ゲート電極、及び第2の不純物拡散領域が、この順番に第1の方向に沿って並び、前記メモリセルトランジスタの第1の不純物拡散領域、ゲート電極、及び第2の不純物拡散領域、前記第2のサーチトランジスタのゲート電極が、第2の方向に沿ってこの順番に並び、前記第1のサーチトランジスタのゲート電極が、第2の方向に関して、前記メモリセルトランジスタの第2の不純物拡散領域と重なる位置まで延在している請求項1に記載の半導体装置。

【請求項3】

前記ビットラインが、前記キャパシタが配置された層よりも1つ上の配線層に配置され、前記第1及び第2のサーチトランジスタが、前記第1の方向に延在する第1の活性領域内に配置され、該第1及び第2のサーチトランジスタのゲート電極の各々が該第1の活性領域と交差し、前記ビットラインが、前記第1のサーチトランジスタのゲート電極と前記第1の活性領域との交差箇所と重なる位置で前期第1の活性領域と交差している請求項2に記載の半導体装置。

【請求項4】

前記ビットラインが、前記マッチライン、データバスライン、及びグランドラインのいずれよりも上の配線層に配置されている請求項1または2に記載の半導体装置。

【請求項5】

さらに、前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート 電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記半導体基板の表面の法線に平行な視線で見たとき、前記第1の導電性部材及び前記第1のサーチトランジスタのゲート電極に重なり、該第1の導電性部材と重なる領域においては、前記第2の層間絶縁膜を貫通して該第1の導電性部材の上面まで達し、該第1のサーチトランジスタのゲート電極と重なる領域においては、前記第2の層間絶縁膜及び前記

10

20

30

40

第1の層間絶縁膜を貫通し、前記第1のサーチトランジスタのゲート電極の上面まで達するキャパシタ用ホールとを含み、

前記キャパシタが、

前記キャパシタ用ホールの内面を覆い、前記第1の導電性部材と前記第1のサーチトランジスタのゲート電極との双方に接続された蓄積電極と、

前記蓄積電極の表面を覆うキャパシタ誘電体膜と、

前記キャパシタ誘電体膜を介して、前記蓄積電極とともに前記キャパシタを構成するプレート電極と

を含む請求項1~4のいずれかに記載の半導体装置。

【請求項6】

さらに、前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記半導体基板の表面の法線に平行な視線で見たとき、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極に重なり、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と

を含み、前記キャパシタが、前記第1の層間絶縁膜の上に配置され、該キャパシタの蓄積電極が前記第1の導電性部材に接続されている請求項1~4のいずれかに記載の半導体装置。

【請求項7】

さらに、

前記メモリセルトランジスタのゲート電極の上面上、及び前記第1のサーチトランジスタ のゲート電極の上面上に配置され、絶縁材料で形成されたゲート上部膜と、

前記メモリセルトランジスタのゲート電極の側面とその上のゲート上部膜の側面、及び前記第1のサーチトランジスタのゲート電極とその上のゲート上部膜の側面を覆い、前記ゲート上部膜とはエッチング特性の異なる絶縁材料で形成されたサイドウォールスペーサと

前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域まで達し、側面の一部が前記サイドウォールスペーサで画定された第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜を貫通し、前記第1の導電性部材の上面まで達する第2のビアホールと、

前記第2の層間絶縁膜、前記第1の層間絶縁膜、及び前記第1のサーチトランジスタのゲート電極上のゲート上部膜を貫通し、該第1のサーチトランジスタのゲート電極まで達する第3のビアホールと、

前記第2のビアホール内に埋め込まれた第2の導電性部材と、

前記第3のビアホール内に埋め込まれた第3の導電性部材と

を含み、前記キャパシタが前記第2の層間絶縁膜の上に配置され、該キャパシタの蓄積電極が前記第2の導電性部材及び第3の導電性部材に接触する請求項1~4のいずれかに記載の半導体装置。

【請求項8】

半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチトランジスタとが

10

20

30

40

相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタの第 2 の不純物 拡散領域が該キャパシタの蓄積電極及び該第 1 のサーチトランジスタのゲート電極に接続 された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバスラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一方の第1の端子に接続されたマッチラインと、

前記複数のセルのサーチ回路の他方の第2の端子に接地電圧を印加するグランドラインと前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記半導体基板の表面の法線に平行な視線で見たとき、前記第1の導電性部材及び前記第1のサーチトランジスタのゲート電極に部分的に重なり、該第1の導電性部材と重なる領域においては、前記第2の層間絶縁膜を貫通して該第1の導電性部材の上面まで達し、該第1のサーチトランジスタのゲート電極と重なる領域においては、前記第2の層間絶縁膜及び前記第1の層間絶縁膜を貫通し、前記第1のサーチトランジスタのゲート電極の上面まで達するキャパシタ用ホールとを有し、

前記キャパシタが、

前記キャパシタ用ホールの内面を覆い、前記第1の導電性部材及び前記第1のサーチトランジスタのゲート電極に接続された蓄積電極と、

前記蓄積電極の表面を覆うキャパシタ誘電体膜と、

前記キャパシタ誘電体膜を介して、前記蓄積電極とともに前記キャパシタを構成するプレート電極と

を含む半導体装置。

【請求項9】

半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチトランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタの第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトランジスタのゲート電極に接続された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバスラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一方の第1の端子に接続されたマッチラインと、

前記複数のセルのサーチ回路の他方の第2の端子に接地電圧を印加するグランドラインと前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆

10

20

30

40

う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記半導体基板の表面の法線に平行な視線で見たとき、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極に重なり、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と

を有し、前記キャパシタが、前記第1の層間絶縁膜の上に配置され、該キャパシタの蓄積 電極が前記第1の導電性部材に接続されている半導体装置。

【請求項10】

半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチトランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタの第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトランジスタのゲート電極に接続された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバスラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一方の第1の端子に接続されたマッチラインと、

前記複数のセルのサーチ回路の他方の第2の端子に接地電圧を印加するグランドラインと 前記メモリセルトランジスタのゲート電極の上面上、及び前記第1のサーチトランジスタ のゲート電極の上面上に配置され、絶縁材料で形成されたゲート上部膜と、

前記メモリセルトランジスタのゲート電極の側面とその上のゲート上部膜の側面、及び前 記第1のサーチトランジスタのゲート電極とその上のゲート上部膜の側面を覆い、前記ゲ ート上部膜とはエッチング特性の異なる絶縁材料で形成されたサイドウォールスペーサと

前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆 う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域まで達し、側面の一部が前記サイドウォールスペーサで画定された第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜を貫通し、前記第1の導電性部材の上面まで達する第2のビアホールと、

前記第2の層間絶縁膜、前記第1の層間絶縁膜、及び前記第1のサーチトランジスタのゲート電極上のゲート上部膜を貫通し、該第1のサーチトランジスタのゲート電極まで達する第3のビアホールと、

前記第2のビアホール内に埋め込まれた第2の導電性部材と、

前記第3のビアホール内に埋め込まれた第3の導電性部材と

を含み、前記キャパシタが前記第2の層間絶縁膜の上に配置され、該キャパシタの蓄積電極が前記第2の導電性部材及び第3の導電性部材に接触する半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

10

20

30

本発明は、半導体装置に関し、特に記憶部にDRAMを採用した半導体連想記憶装置(CAM: Content Addressable Memory)に関する。

[00002]

【従来の技術】

図18に、特許文献1に開示された半導体連想記憶装置の部分断面図を示す。 必要なウェルを形成したシリコン基板501の表面に、シャロートレンチアイソレーション(STI)による素子分離絶縁領域502が形成されている。素子分離絶縁領域502に画定された活性領域の表面上に、ゲート絶縁膜503が形成されている。ゲート絶縁膜503の一部の領域上に、論理素子用MOSFETのゲート電極504及びメモリ素子用MOSFETのゲート電極504及びメモリ素子用MOSFETのゲート電極504が2個示されている。

10

[0003]

ゲート電極504の両側の基板表層部に、ソース及びドレイン領域507が形成され、ゲート電極505の両側の基板表層部にソース及びドレイン領域508が形成されている。ゲート電極504、ソース及びドレイン領域507により論理素子用MOSFETが構成され、ゲート電極505、ソース及びドレイン領域508によりメモリ素子用MOSFETが構成される。

[0004]

化学気相成長(CVD)により形成された酸化シリコン膜 5 1 1 が、ゲート電極 5 0 4 及び 5 0 5 を覆う。酸化シリコン膜 5 1 1 の上に、表面を平坦化された酸化シリコン膜 5 1 2 が形成されている。所定の箇所に、酸化シリコン膜 5 1 2 及び 5 1 1 を貫通するビアホール 5 1 3 が形成されている。

[0005]

酸化シリコン膜512の上に、シリコン層と金属シリサイド層との積層構造を有するビットラインBL及びマッチラインMLが形成されている。ビットラインBLは、ビアホール513内を経由して、メモリ素子用MOSFETのソース及びドレイン領域508の一方に接続されている。マッチラインMLは、他のビアホール513内を経由して、論理素子用MOSFETのソース及びドレイン領域507の一方に接続されている。

[0006]

30

20

ビットラインBL及びマッチラインMLを覆うように、酸化シリコン膜512の上に、ボロフォスフォシリケートガラス(BPSG)からなる層間絶縁膜515が形成されている。所定の箇所に、層間絶縁膜515、酸化シリコン膜512及び511を貫通するビアホール516が形成されている。

[0007]

層間絶縁膜515の上に、キャパシタの蓄積電極517が形成されている。蓄積電極517は、ビアホール516内を経由してメモリ素子用MOSFETのソース及びドレイン領域508の一方に接続されるとともに、他のビアホール516内を経由して、論理素子用MOSFETのゲート電極504に接続されている。キャパシタ誘電体膜518が蓄積電極517を覆い、キャパシタ誘電体膜518の上にプレート電極519が形成されている

40

[0008]

ビットラインBLをソース及びドレイン領域508の一方に接続するためのビアホール513とゲート電極505との間、及び蓄積電極517をソース及びドレイン領域508の他方に接続するためのビアホール516とゲート電極505との間に、位置あわせ余裕分の間隔が確保されている。

[0009]

【特許文献1】

特開2001-338990号公報

[0010]

20

30

40

50

【発明が解決しようとする課題】

CAMの製造コスト削減のために、セルサイズの縮小化が望まれている。さらに、メモリ素子のリフレッシュ特性改善のために、キャパシタ容量の増大が望まれている。

[0011]

本発明の目的は、セルサイズを縮小し、キャパシタ容量を大きくすることが可能な半導体装置を提供することである。

[0012]

【課題を解決するための手段】

本発明の一観点によると、半導体基板の表面上に、相互に交差する第1及び第2の方向に 規則的に配置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第 1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トラン ジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み 、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2 のサーチトランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルト ランジスタの第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトラン ジスタのゲート電極に接続された前記セルと、相互に交差するように配置されたワードラ インとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセル が対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードライ ンと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビッ トラインと、相互に交差するように配置されたデータバスラインとマッチラインであって 、該データバスラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセル の第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサ ーチ回路の一方の第1の端子に接続されたマッチラインと、前記複数のセルのサーチ回路 の他方の第2の端子に接地電圧を印加するグランドラインとを有し、前記ビットライン、 データバスライン、マッチライン、及びグランドラインが、前記キャパシタの配置された 層よりも上の配線層に配置されている半導体装置が提供される。

[0013]

ビットライン、データバスライン、マッチライン、及びグランドラインを、キャパシタの 配置された層よりも上の配線層に配置することにより、集積度を向上させることが可能に なる。また、これらを金属配線で形成することにより、電気抵抗を小さくすることができ る。

[0014]

【発明の実施の形態】

図1 (A) に、メモリ素子としてDRAMを用いたCAMの等価回路図を示す。繰り返し単位Uと/Uとが、1つのCAMセル(基本単位)を構成する。半導体基板上に、複数のCAMセルが行列状に配置されている。

[0015]

繰り返し単位Uの構成について説明する。繰り返し単位Uは、メモリセルトランジスタTa、第1のサーチトランジスタQa、第2のサーチトランジスタPa、及びキャパシタCaを含む。各トランジスタは、ゲート電極と、第1及び第2の電流端子とを含む。

[0016]

メモリセルトランジスタTaの第2の電流端子がキャパシタCaの蓄積電極及び第1のサーチトランジスタQaのゲート電極に接続されている。キャパシタCaの他方の電極(プレート電極)は接地されている。メモリセルトランジスタTaとキャパシタCaとが1つのメモリセルMCaを構成する。第1のサーチトランジスタQaの第2の電流端子と第2のサーチトランジスタPaの第1の電流端子とが相互に接続され、サーチ回路を構成している。

[0017]

ワードラインW L とビットライン B L とが相互に交差するように配置されている。ワードラインW L とビットライン B L との交差箇所に 1 つの繰り返し単位 U が配置される。ワー

ドラインW L は、対応する繰り返し単位 U のメモリセルトランジスタTaのゲート電極に接続されている。ビットライン B L は、対応する繰り返し単位 U のメモリセルトランジスタTaの第1の電流端子に接続されている。

[0018]

データバスラインDBとマッチラインMLとが相互に交差するように配置されている。データバスラインDBとマッチラインMLとの交差箇所に1つの繰り返し単位Uが配置される。データバスラインDBは、対応する繰り返し単位Uの第2のサーチトランジスタPaのゲート電極に接続されている。マッチラインMLは、対応する第2のサーチトランジスタPaの第2の電流端子に接続されている。

[0019]

グランドラインGNDが、各繰り返し単位Uの第1のサーチトランジスタQaの第1の電流端子に接地電圧を印加する。

繰り返し単位/Uは、繰り返し単位Uと対称的な構成を有し、メモリセルトランジスタTb、第1のサーチトランジスタQb、第2のサーチトランジスタPb、及びキャパシタCbを含む。メモリセルトランジスタTbとキャパシタCbとが1つのメモリセルMCbを構成する。メモリセルトランジスタTbのゲート電極は、対応するワードラインWLに接続されている。第2のサーチトランジスタPbの第2の電流端子は、対応するマッチラインMLに接続されている。第2のサーチトランジスタPbのゲート電極は、データバスライン/DBと対をなす反転データバスライン/DBに接続されている。メモリセルトランジスタTbのゲート電極は、ビットライン/BLに接続されている。

[0020]

メモリセルMCaのビットラインBLとメモリセルMCbの反転ビットライン/BLに、相補的な情報が供給される。メモリセルトランジスタTa及びTbが、同一のワードラインWLに印加された信号によりオン、オフを制御される。メモリセルトランジスタTa及びTbを介して、それぞれキャパシタCa及びCbに相補的な情報が書き込まれる。なお、後述するように、ドントケア状態を実現するために、ビットラインBLと反転ビットライン/BLとに、相補的ではなく同一の情報(後述するL状態)が供給される場合もある

[0021]

サーチトランジスタPaとQaとの直列回路、及びサーチトランジスタPbとQbとの直列回路が、それぞれサーチ回路LCa及びLCbを構成する。

キャパシタCa及びCbの蓄積電極の電位が、それぞれサーチトランジスタQa及びQbのゲート電極に印加される。従って、サーチトランジスタQa及びQbのオン、オフ状態が、キャパシタCa及びCbの蓄積電極の電位によって制御される。

[0022]

データバスライン D B 及び反転データバスライン / D B は、 C A M セルに蓄積されたデータと比較される検索データを搬送する。

なお、図 1 (C) に示すように、第 1 のサーチトランジスタ P (P a 、 P b)と第 2 のサーチトランジスタ Q (Q a 、 Q b)は、その配置を交換してもよい。

[0023]

検索及び比較動作においては、マッチラインMLを論理「ハイ(H)」にプリチャージし、データバスラインDB及び反転データバスライン/DBに、それぞれ入力信号及びその相補信号を印加する。第2のサーチトランジスタPa及びPbの一方はオンになり、他方はオフになる。オンになった第2のサーチトランジスタPaまたはPbに直列接続された第1のサーチトランジスタQaまたはQbがオンであれば、プリチャージされたマッチラインMLの電荷が接地線GNDに放電され、マッチラインMLの電位が変化する。これは、検索データと蓄積データとのマッチまたはフィットが生じたことを示す。

[0024]

第2のサーチトランジスタPaまたはPbがオンになっても、それに直列接続された第1

10

20

30

40

のサーチトランジスタ Q a または Q b がオフであれば、マッチライン M L の電荷が放電されず、その電位はプリチャージされた状態に保たれる。これは、ミスマッチまたはミスを示す。すなわち、マッチライン M L の電位変化は、 H 状態のメモリセル(キャパシタ C a または C b) に接続されたサーチ回路 L C a または L C b によって制御される。

[0025]

ビットラインBL及び反転ビットライン/BLは、ビットライン駆動回路BLDに接続され、ワードラインWLは、ワードライン駆動回路WLDに接続されている。また、データバスラインDB及び反転データバスライン/DBは、データバスライン駆動回路DBDに接続され、マッチラインMLは、マッチライン駆動回路MLDに接続されている。マッチライン駆動回路MLDは、マッチラインMLごとにセンスアンプを有する。このセンスアンプが、マッチラインMLの電位変化を検出する。なお、データバスライン駆動回路DBDは、外部信号が入力される端子そのものであってもよいし、外部信号を一時的に記憶するバッファ回路等であってもよい。

[0026]

図1(B)に、図1(A)に示したCAMセルの論理値表を示す。DRAMの欄は、メモリセルMCaの記憶情報、より具体的にはキャパシタCaの充電状態を示す。キャパシタCaの蓄積電極(第1のサーチトランジスタQaのゲート電極に接続されている方の電極)が高電位に充電されている時がハイ(H)状態であり、低電位に充電されている時がロー(L)状態に対応する。

[0027]

キャパシタCbは、キャパシタCaに記憶された情報とは相補的な情報を記憶する。メモリセルMCaがH状態である場合、第1のサーチトランジスタQaがオン状態になり、もう一方の第1のサーチトランジスタQbがオフ状態になる。従って、オン状態の第1のサーチトランジスタQaに直列接続された第2のサーチトランジスタPaがオン、すなわちデータバスラインDBがH状態の場合のみ、マッチラインMLの電荷が放電され、電位が低下する。これにより、マッチラインMLがL状態になる。

[0028]

メモリセルMCaがL状態の場合、第1のサーチトランジスタQbがオン状態になる。従って、オン状態の第1のサーチトランジスタQbに直列接続された第2のサーチトランジスタPbがオン、すなわち反転データバスライン/DBがH状態の場合のみ、マッチラインMLの電荷が放電され、電位が低下する。これにより、マッチラインMLがL状態になる。上記の場合以外では、マッチラインMLはH状態に保たれる。

[0029]

また、2組のメモリセルMCa及びMCbが共にL状態の場合には、データバスラインDBの状態に関係なく、マッチラインMLがH状態に維持される。すなわち、データバスラインDBの状態はドントケア(don't care)である。このように、ドントケア状態を含めた3値論理を実現することができる。

[0030]

図2及び図3に、本発明の第1の実施例によるCAMの1つのCAMセルの各層の平面図を示す。

図2 (A) に示すように、長方形の C A M セル領域 1 が、行方向及び列方向に繰り返し配置されている。行方向及び列方向に隣接する 2 つの C A M セル同士は、線対称なパターンを有する。 C A M セル 1 内の図の左半分及び右半分に、それぞれ図 1 (A) に示した繰り返し単位 U 及び / U が配置される。繰り返し単位 U と / U とは、相互に線対称の関係を有するため、ここでは繰り返し単位 U の構成について説明し、繰り返し単位 / U の説明は省略する。

[0031]

行方向に延在する活性領域2が、CAMセル1内を通過する。活性領域3a及び3bが、CAMセル1の上側の辺から下方に伸び、活性領域2の手前まで達する。横方向に延在するワードラインWLが、活性領域3a及び3bと交差する。ワードラインWLの両側の活

10

20

30

30

40

性領域3a内に、ソース及びドレイン領域が配置され、ワードラインWLをゲート電極とするメモリセルトランジスタTaが形成される。このソース及びドレイン領域のうち活性領域2から遠い方の領域を第1の不純物拡散領域7と呼び、活性領域2に近い方の領域を第2の不純物拡散領域8と呼ぶこととする。

[0032]

活性領域3aの延長部分と活性領域2との交差する箇所において、ゲート電極5が活性領域2と交差する。ゲート電極5の両側の活性領域2内に、ソース及びドレイン領域が配置され、第2のサーチトランジスタPaが形成される。ゲート電極5と活性領域2との交差箇所よりも図の左側において、ゲート電極6が活性領域2と交差する。ゲート電極6の両側の活性領域2内にソース及びドレイン領域が配置され、第1のサーチトランジスタQaが形成される。

[0033]

第1のサーチトランジスタQ aのソース及びドレイン領域のうちゲート電極 5 から遠い方の領域を第1の不純物拡散領域 9、ゲート電極 5 に近い方の領域を第 2 の不純物拡散領域 1 0 と呼ぶこととする。第 2 のサーチトランジスタ P a のソース及びドレイン領域のうちゲート電極 6 に近い方の領域を第 1 の不純物拡散領域 1 1 と呼び、ゲート電極 6 から遠い方の領域を第 2 の不純物拡散領域 1 2 と呼ぶこととする。第 1 のサーチトランジスタ Q a の第 2 の不純物拡散領域 1 0 と、第 2 のサーチトランジスタ P a の第 1 の不純物拡散領域 1 1 とは、共通の不純物拡散領域で構成される。

[0034]

ゲート電極6が図の上方に延在し、列方向に関して、メモリセルトランジスタTaの第2の不純物拡散領域8と重なる位置まで達する。ゲート電極6の外周の一部が、第2の活性領域8の外周の一部とほぼ重なる。

[0035]

ゲート電極 5 が、 C A M セル領域 1 の外周まで延在し、外周との交差箇所にビアホール H_1 が配置されている。第 1 のサーチトランジスタ Q a の第 1 の不純物拡散領域 9 に対応する位置にビアホール H_2 が配置されている。メモリセルトランジスタ T a の第 1 の不純物拡散領域 7 及び第 2 の不純物拡散領域 8 に対応する位置に、それぞれビアホール H_3 及び H_4 が配置されている。第 2 のサーチトランジスタ P a の第 2 の不純物拡散領域 1 2 に対応する位置にビアホール H_5 が配置されている。ビアホール H_1 、 H_3 及び H_4 は、行方向に関して同じ位置に配置されている。すなわち、列方向に延びる 1 本の仮想直線上に配置されている。

[0036]

メモリセルトランジスタTaの第2の不純物拡散領域8及び第1のサーチトランジスタQaのゲート電極6の双方に部分的に重なるように、キャパシタの蓄積電極15が配置されている。蓄積電極15は、ビアホールH₄内を経由して、メモリセルトランジスタTaの第2の不純物拡散領域8に接続されている。

[0037]

繰り返し単位/U内に、繰り返し単位U内のビアホール $H_1 \sim H_4$ に対応するビアホール $H_6 \sim H_9$ が配置されている。ビアホール H_5 は、繰り返し単位Uと/Uとの境界線上に配置されており、両者で共有される。繰り返し単位U内のゲート電極 1 と対称の位置に、メモリセルトランジスタ 1 ものゲート電極 1 4 が配置されている。

[0038]

図2(B)に、蓄積電極15を含むキャパシタが配置された層よりも上の第1層目の金属配線層のパターンを示す。ビットラインBL及び反転ビットライン/BLが列方向に延在し、CAMセル領域1内を通過する。ビットラインBLは、ビアホール H_3 内を経由して、サーチトランジスタTaの第1の不純物拡散領域7に接続されている。ビアホール H_3 と H_1 とが、行方向に関して同じ位置に配置されているため、ビットラインBLは、ビアホール H_1 に近づくに従って行方向の位置を変え、ビアホール H_1 と H_2 との間、すなわち図2(A)に示した第1のサーチトランジスタQaのゲート電極6の上方を通過する。

20

30

40

[0039]

反転ビットライン/BLは、ビットラインBLと線対称な形状を有し、ビアホールHg内を経由して、メモリセルトランジスタTbの第1の不純物拡散領域に接続される。

[0040]

ビアホール H_1 、 H_2 、及び H_5 に対応する位置に、それぞれ孤立導電膜21、22、23が配置されている。ビアホール H_2 から列方向にずれた位置に、孤立導電膜22を上層配線に接続するためのビアホール H_{12} が配置されている。ビアホール H_5 から列方向にずれた位置に、孤立導電膜23を上層配線に接続するためのビアホール H_{11} が配置されている。ビアホール H_{11} と同じ位置に、孤立導電膜21を上層配線に接続するためのビアホール H_{110} が配置されている。

[0041]

図3 (C)に、第2層目の配線のパターンを示す。列方向に延在する補助ワードラインWLA、グランドラインGND、及びマッチラインMLが、CAMセル領域1内を通過している。補助ワードラインWLAは、CAMセル領域1の外側の所定の複数の箇所で下層のワードラインWLに接続されている。

[0042]

グランドライン G N D は、ビアホール H_{12} 内、図 2 (B)に示した孤立導電膜 2 2 、ビアホール H_{2} 内を経由して、図 2 (A)に示した第 1 のサーチトランジスタ Q a の第 1 の不純物拡散領域 9 に接続されている。マッチライン M L は、ビアホール H_{11} 内、図 2 (B)に示した孤立導電膜 2 3 、及びビアホール H_{5} 内を経由して、図 2 (A)に示した第 2 のサーチトランジスタ P a の第 2 の不純物拡散領域 1 2 に接続されている。ビアホール H_{10} に対応する位置に孤立導電膜 3 1 、及び孤立導電膜 3 1 を上層配線に接続するためのビアホール H_{12} が配置されている。

[0043]

図3(D)に、第3層目の配線のパターンを示す。列方向に延在するデータバスラインDB及び反転データバスライン/DBが、САМセル領域1内を通過している。データバスラインDBは、ビアホール H_{10} 内、図2(B)に示した孤立導電膜21、及びビアホール H_{10} 内を経由して、図2(A)に示した第2のサーチトランジスタPaのゲート電極5に接続されている。

[0044]

反転データバスライン/DBは、データバスラインDBと同様の接続構造により、図2(A)に示した繰り返し単位/U内の第2のサーチトランジスタTbのゲート電極に接続されている。

[0045]

次に、図4~図7を参照して、第1の実施例によるCAMの製造方法について説明する。図4~図7の各図は、図2(A)の一点鎖線A4-A4における断面図に相当する。

[0046]

図4 (A) に示すように、シリコンからなる半導体基板50の表層部に、STIにより素子分離絶縁領域51を形成する。素子分離絶縁領域51により、メモリセルトランジスタ用の活性領域3a及びサーチトランジスタ用の活性領域2が画定される。必要なウェルを形成し、閾値電圧制御のためのイオン注入を行う。

[0047]

活性領域3aの表面上に、酸化シリコンからなる厚さ8nmのゲート絶縁膜55を形成するとともに、もう一方の活性領域2の表面上に酸化シリコンからなる厚さ4nmのゲート絶縁膜56を形成する。

[0048]

以下、2種類の厚さのゲート絶縁膜を形成する方法を簡単に説明する。まず、すべての活性領域の表面上に、水蒸気を用いた熱酸化により、厚いゲート絶縁膜55よりもやや薄い酸化シリコン膜を形成する。活性領域3aの表面をレジストパターンで覆い、もう一方の活性領域2の上に形成された酸化シリコン膜を除去する。

10

20

30

40

20

30

40

50

[0049]

レジストパターンを除去し、全面を乾燥酸素によって熱酸化し、活性領域2の表面上に薄いゲート絶縁膜56を形成する。このとき、活性領域3aの表面上に残っている厚いゲート絶縁膜55がやや厚くなる。

[0050]

ゲート絶縁膜55及び56を覆うように、基板全面上に、ゲート電極となる厚さ50nmのアモルファスシリコン膜58をCVDにより形成する。NチャネルMOSトランジスタのゲート電極となる領域にリン(P)を注入し、PチャネルMOSトランジスタのゲート電極となる領域にボロン(B)を注入する。

[0051]

アモルファスシリコン膜 5 8 の上に、厚さ 1 0 0 n m のタングステンシリサイド膜 5 9 を C V D により形成する。さらにその上に、厚さ 1 7 0 n m の酸化シリコン膜 6 0 を C V D により形成する。

[0052]

図4 (B) に示すように、ゲート絶縁膜55、56から酸化シリコン膜60までの4層をパターニングし、アモルファスシリコン膜とタングステンシリサイド膜との2層構造を有するゲート電極5、6、14及びワードラインWL等を形成する。ゲート電極5、6、14及びワードラインWLの上には、酸化シリコン膜60が残っている。

[0053]

メモリセルトランジスタのソース及びドレイン領域形成のためのイオン注入、及びサーチトランジスタのソース及びドレインのエクステンション部を形成するためのイオン注入を 行う。

[0054]

基板全面を覆うように、厚さ60nmの窒化シリコン膜62を形成する。メモリセルトランジスタTa等の配置される領域をレジストパターンで覆い、窒化シリコン膜62を異方性エッチングする。これにより、メモリセルトランジスタTa等の配置される領域には窒化シリコン膜62が残り、サーチトランジスタPa及びQaのゲート電極5、6の側面上に、窒化シリコン膜62の一部からなるサイドウォールスペーサ63が残る。窒化シリコン膜62の異方性エッチング後、メモリセルトランジスタTaの配置される領域を覆っていたレジストパターンを除去する。

[0055]

サーチトランジスタPa及びQaのソース及びドレイン領域(不純物拡散領域11及び12等)を形成するためのイオン注入を行う。メモリセルトランジスタTaのソース及びドレイン領域(不純物拡散領域7及び8等)は、窒化シリコン膜62を形成する前に行ったイオン注入により形成される。サーチトランジスタPa、Qaのソース及びドレイン領域上に金属シリサイド膜65、例えばCoSi膜を形成する。

[0056]

図4(C)に示すように、基板全面上に厚さ25nmの窒化シリコン膜67を形成する。 さらにその上にBPSC膜68を堆積させ、リフロー、及び化学機械研磨(CMP)を行う。CMP後のBPSC膜68の厚さが約700nmになる。

[0057]

図 5 (D) に示すように、 B P S G 膜 6 8 の上にレジスト膜 7 0 を形成する。メモリセルトランジスタ T a の不純物拡散領域 7 及び 8 の上方に、レジスト膜 7 0 を貫通する開口を形成する。基板表面の法線に平行な視線で見たとき、この開口の一部がメモリセルトランジスタ T a のゲート電極(ワードラインW L)と重なっていてもよい。レジスト膜 7 0 をマスクとして、 B P S G 膜 6 8 をエッチングし、ビアホール H $_3$ 及び H $_4$ を形成する。この時点では、ビアホール H $_3$ 及び H $_4$ の内面に窒化シリコン膜 6 7 が露出している。

[0058]

図 5 (E) に示すように、窒化シリコン膜 6 7 及び 6 2 を異方性エッチングする。異方性エッチング後、レジスト膜 7 0 を除去する。これにより、ビアホール H 3 及び H 4 の底面

20

30

40

50

に、それぞれメモリセルトランジスタTaの第1の不純物拡散領域7及び第2の不純物拡散領域8が露出する。ゲート電極(ワードラインWL)の側面上には、窒化シリコン膜62及び67が残り、上面上には酸化シリコン膜60が配置されているため、ワードラインWLはビアホールH₃及びH₄の内面に露出しない。このように、ビアホールH₃及びH₄を、ワードラインWLに対して自己整合的に形成することができる。

[0059]

[0060]

BPSG膜68の上に、BPSGからなる厚さ1200nmの層間絶縁膜72を形成する。層間絶縁膜72は、BPSG膜を堆積させた後、リフローさせることにより形成することができる。

[0061]

図6(G)に示すように、層間絶縁膜72、BPSG膜68、窒化シリコン膜67、62、及び酸化シリコン膜60を貫通し、第1のサーチトランジスタQaのゲート電極6の上面まで達するキャパシタ用ホール75を形成する。キャパシタ用ホール75は、図2(A)に示した蓄積電極15と同一の平面形状を有し、ビアホールH₄及びゲート電極6に部分的に重なる。ビアホールH₄に重なる領域においては、キャパシタ用ホール75の底面に、ビアホールH₄内に埋め込まれた導電性プラグの上面が露出する。

[0062]

層間絶縁膜72の上面及びキャパシタ用ホール75の内面を覆うように、不純物がドープされた厚さ50nmのアモルファスシリコン膜を堆積させる。このアモルファスシリコン膜を化学機械研磨することにより、キャパシタ用ホール75の内面上に、蓄積電極15を残す。蓄積電極15は、ビアホールH₄内の導電性プラグを介してメモリセルトランジスタTaの第2の不純物拡散領域8に接続されるとともに、第1のサーチトランジスタQaのゲート電極6に直接接続される。

[0063]

蓄積電極 1 5 の表面の粗面化処理を行う。粗面化された蓄積電極 1 5 の表面上に、窒化シリコンからなる厚さ 5 n m のキャパシタ誘電体膜 7 6 を形成する。図 6 (G)では、キャパシタ誘電体膜 7 6 は 1 本の実線で示されている。

[0064]

基板全面上に、不純物がドープされた厚さ100nmのアモルファスシリコン膜を堆積させ、パターニングすることにより、プレート電極77を残す。プレート電極77は、図2(A)に示した蓄積電極15を覆うとともに、複数のCAMセル領域に跨って行方向に延在する。さらに、列方向に隣り合うプレート電極同士が、ビアホールH₃及びH₇と重ならない位置で、相互に連絡している。

[0065]

図 6 (H) に示すように、層間絶縁膜 7 2 の上に、酸化シリコンからなる厚さ 5 0 0 n m の層間絶縁膜 8 0 を形成する。層間絶縁間 8 0 は、高密度プラズマを用いた C V D により酸化シリコン膜を堆積させた後、 C M P を行うことにより形成される。

[0066]

メモリセルトランジスタ T a の第 1 の不純物拡散領域 7 に対応する位置に、層間絶縁膜 8 0 及び 7 2 を貫通するビアホール H_3 を形成する。第 2 のサーチトランジスタ P a の第 2 の不純物拡散領域 1 2 に対応する位置に、層間絶縁膜 8 0 から窒化シリコン膜 6 7 までの積層構造を貫通するビアホール H_5 を形成する。繰り返し単位 / U の第 2 のサーチトランジスタ P b のゲート電極 1 4 に対応する位置に、層間絶縁膜 8 0 から酸化シリコン膜 6 0 までの積層構造を貫通するビアホール H_6 を形成する。

[0067]

ビアホールH3、H5、及びH6の内面及び層間絶縁膜80の上面上に、チタニウム(T

20

30

40

50

i)膜、チタニウムナイトライド(TiN)膜、及びタングステン(W)膜を堆積させ、 CM Pを行う。これにより、ビアホール H3、 H5、 及び H6 内に埋め込まれた導電性プラグが形成される。

[0068]

図7に示すように、層間絶縁膜80の上に、ビットラインBL及び孤立導電膜23を含む第1層目の配線層を形成する。その上に、補助ワードラインWLA、グランドラインGND、及びマッチラインMLを含む第2層目の配線層を形成する。その上に、データバスラインDB及び反転データバスライン/DBを含む第3層目の配線層を形成する。

[0069]

各配線層の配線は、基板側から順番に厚さ10nmのTi膜、厚さ60nmのTiN膜、厚さ400nmのA1Cu合金膜、厚さ5nmのTi膜、及び厚さ70nmのTiN膜が積層された5層構造を有する。また、配線層間の層間絶縁膜は、プラズマCVDにより堆積された酸化シリコンで形成され、その各々の厚さは750nmである。

[0070]

上記第1の実施例では、ビットラインBL、反転ビットライン/BL、データバスラインDB、反転データバスライン/DB、マッチラインML、及びグランドラインGNDが、キャパシタの配置された層よりも上の金属配線層に配置されている。図18に示した従来例のように、ビットラインBLやマッチラインMLがキャパシタの配置された層よりも下のシリコンの配線層で形成されている場合に比べて、配線の電気抵抗を小さくすることができる。また、集積度を高めることが可能になる。

[0071]

また、上記第1の実施例では、図2(A)に示したように、第1のサーチトランジスタ Q a の第1の不純物拡散領域9、ゲート電極6、第2の不純物拡散領域10、第2のサーチトランジスタ P a の第1の不純物拡散領域11、ゲート電極5、及び第2の不純物拡散領域12が、この順番に行方向に沿って並んでいる。メモリセルトランジスタ T a の第1の不純物拡散領域7、ゲート電極(ワードラインW L)、第2の不純物拡散領域8、及び第2のサーチトランジスタ P a のゲート電極5が、この順番に列方向に沿って並んでいる。【0072】

第1のサーチトランジスタQaは、メモリセルトランジスタTaと第2のサーチトランジスタPaとを結ぶ列方向の仮想直線の脇に配置されている。そのゲート電極は、列方向に関して、メモリセルトランジスタTaの第2の不純物拡散領域8と重なる位置まで延在している。

[0073]

第1のサーチトランジスタQaとメモリセルトランジスタTaとが、列方向に延在する1本の仮想直線上に配置された構成(比較例)にすると、蓄積電極15の形状を列方向に長くしなければならなくなる。これに対し、第1の実施例の配置にすることにより、蓄積電極15を行方向に長い形状にすることができる。このため、1つのCAMセルの列方向の長さを短くすることが可能になる。なお、第1の実施例及び比較例のいずれの場合にも、行方向に第1及び第2のサーチトランジスタが並ぶため、第1の実施例の構成にしても、行方向に関してCAMセルの長さは変わらない。このため、CAMセルの面積を小さくすることができる。

[0074]

また、第1の実施例では、図7に示すように、メモリセルトランジスタTaのゲート電極(ワードラインWL)の上に、BPSG膜68と同じエッチング特性を有する酸化シリコン膜(ゲート上部膜)60が配置されている。ワードラインWLとゲート上部膜60との側面を、窒化シリコンからなるサイドウォールスペーサが覆っている。このサイドウォールスペーサが、ビアホールH4の内面の一部を画定している。ゲート上部膜60の上には、窒化シリコン膜(ゲート保護膜)60、67が配置されている。

[0075]

BPSG膜68とはエッチング特性の異なるサイドウォールスペーサ及びゲート保護膜6

20

30

40

50

0、67が、図5(D)に示した工程でビアホール H_4 を形成する時にゲート電極(ワードラインWL)を保護する。また、図5(E)に示した工程で、窒化シリコン膜62及び67を異方性エッチングする時に、ゲート上部膜60がゲート電極(ワードラインWL)を保護する。

[0076]

このように、ビアホール H 4 がワードラインW L に対して自己整合的に形成される。このため、ワードラインW L とビアホール H 4 との間に位置あわせ余裕を確保しなくてもよい。これにより、集積度を高めることができる。

[0077]

次に、図8~図10を参照して、第2の実施例によるCAMについて説明する。 図8(A)に、第1層目の金属配線層のパターンを示す。この配線層よりも下の層の構成 は、図2(A)に示した第1の実施例によるCAMの構成と同様である。

[0078]

補助ワードラインWLA及びマッチラインMLが、CAMセル領域1内を行方向に通過する。補助ワードラインWLAは、図2(A)に示したワードラインWLと重なる位置に配置されている。マッチラインMLは、ワードラインWLと、活性領域2との間に配置されている。

[0079]

マッチラインM L から分岐した分岐部 M L B が、ビアホール H 2 内を経由して第 1 のサーチトランジスタ Q a の第 1 の不純物拡散領域 9 に接続されている。同様に、ビアホール H 9 内を経由して、図 2 (A) に示した繰り返し単位 / U の第 1 のサーチトランジスタ Q b の第 1 の不純物拡散領域に接続されている。

[0800]

ビアホール H_1 から行方向にずれた位置に、上層配線と接続するためのビアホール H_2 1 が配置されている。孤立導電膜 9 0 が、ビアホール H_1 と H_2 1 とを接続する。ビアホール H_5 の位置に、孤立導電膜 9 1、及び孤立導電膜 9 1 を上層配線に接続するためのビアホール H_2 3 が配置されている。ビアホール H_3 の位置に、孤立導電膜 9 2、及び孤立導電膜 9 2を上層配線に接続するためのビアホール H_2 4 が配置されている。

[0081]

繰り返し単位/U内に、線対称なパターンが形成されている。例えば、繰り返し単位U内のビアホールH21及びH24の対称の位置に、それぞれビアホールH22及びH25が配置されている。

[0082]

図8(B)に、第2層目の金属配線層のパターンを示す。列方向に延在するデータバスラインDB及び反転データバスライン/DBが、CAMセル領域1内を通過する。データバスラインDBは、ビアホールH21内、図8(A)に示した孤立導電膜90、及びビアホールH1内を経由して、図2(A)に示した第1のサーチトランジスタQaの第1の不純物拡散領域9に接続されている。反転データバスライン/DBは、同様に図2(A)に示した繰り返し単位/U内の第1のサーチトランジスタQbの第1の不純物拡散領域に接続されている。

[0083]

ビアホール H_{23} の位置に、孤立導電膜95、及び孤立導電膜95を上層配線に接続するためのビアホール H_{31} が配置されている。ビアホール H_{24} の位置に、孤立導電膜96、及び孤立導電膜96を上層配線に接続するためのビアホール H_{32} が配置されている。繰り返し単位/U内においても、ビアホール H_{25} の位置に、孤立導電膜、及びビアホール H_{33} が配置されている。

[0084]

図 9 (C) に、第 3 層目の金属配線層のパターンを示す。 グランドライン G N D が C A M セル領域 1 内を行方向に通過する。グランドライン G N D は、ビアホール H $_3$ $_1$ 内、図 8 (B) に示した孤立導電膜 9 5 、ビアホール H $_2$ $_3$ 内、図 8 (A) に示した孤立導電膜 9

1、及びビアホールH₅内を経由して図2(A)に示した第2のサーチトランジスタPaの第2の不純物拡散領域12に接続されている。

[0085]

ビアホール H_{3} 2の位置に、孤立導電膜100、及び孤立導電膜100を上層配線に接続するためのビアホール H_{4} 1が配置されている。繰り返し単位/U内においても同様にビアホール H_{3} 3の位置に、孤立導電膜とビアホール H_{4} 2が配置されている。

[0086]

図9(D)に、第4層目の金属配線層のパターンを示す。ビットラインBL及び反転ビットライン/BLが、CAMセル領域1内を列方向に通過している。ビットラインBLは、ビアホールH $_4$ 1 内、図9(C)に示した孤立導電膜100、ビアホールH $_3$ 2 内、図8(B)に示した孤立導電膜96、ビアホールH $_2$ 4 内、図8(A)に示した孤立導電膜92、及びビアホールH $_3$ 内を経由して図2(A)に示したメモリセルトランジスタTaの第1の不純物拡散領域7に接続されている。反転ビットライン/BLも同様に、ビアホールH $_4$ 2 内等を経由して図2(A)に示した繰り返し単位/U内のメモリセルトランジスタTbの第1の不純物拡散領域に接続されている。

[0087]

図10に、第2の実施例によるCAMの断面図を示す。図10の断面図は、図2(A)の一点鎖線A4-A4における断面図に相当する。層間絶縁膜80の上に、補助ワードラインWLA、マッチラインML、孤立導電膜91、92等を含む第1層目の金属配線層が形成されている。その上に、層間絶縁膜を介して、データバスラインDB、孤立導電膜95、96等を含む第2層目の金属配線層が配置されている。

[0088]

その上に、層間絶縁膜を介して、グランドライン G N D 、孤立導電膜 1 0 0 等を含む第 3 層目の金属配線層が配置されている。その上に、層間絶縁膜を介して、ビットライン B L 、反転ビットライン / B L を含む第 4 層目の金属配線層が配置されている。

[0089]

上記第 2 の実施例では、ビットライン B L 及び反転ビットライン / B L が、マッチライン M L 、データバスライン D B 、反転データバスライン / D B 、及びグランドライン G N D のいずれの配線よりも上の配線層に配置されている。図 2 (A)に示したように、第 2 のサーチトランジスタ P a 及び P b が配置された領域の近傍に、ビアホール H $_1$ 、 H $_5$ 、 H $_6$ 等が密集している。第 1 の実施例のようにビットライン B L を第 1 層目の配線層に配置すると、図 2 (B)に示すように、ビットライン B L を、ビアホール H $_1$ 、 H $_5$ 、 及び H $_6$ の密集する領域を避けて配置しなければならない。このため、 1 つの C A M セル領域 1 内に、ビアホール H $_2$ 、ビットライン B L 、ビアホール H $_1$ 、 H $_6$ 、 及び 反転ビットライン B L の 5 つのパターンを、相互に重ねることなく行方向に配列させなければならない。これらのパターンの間には、位置合わせ余裕分の間隔を確保しなければならない。

[0090]

これに対し、第2の実施例の第1層目の配線層では、図8(A)に示したように、ビアホール H_2 」をビアホール H_1 から行方向にずらせているが、ビアホール H_2 」をビアホール H_1 の直上に配置してもよい。この場合には、ビアホール H_2 、 H_1 、 H_6 の3つのパターンを行方向に配列させればよい。

[0091]

また、第2層目の配線層では、図8(B)に示したように、データバスラインDB、ビアホールH $_2$ 4、H $_2$ 5、及び反転データバスライン/DBの4つのパターンを行方向に配列させればよい。第3及び第4層目の配線層においては、2つのパターンのみを行方向に配列させればよい。このように、第2の実施例の場合には、CAMセル領域1内に、行方向に配列させるべき最大のパターン数は4である。

[0092]

第2の実施例の配線構造を採用すると、第1の実施例の配線構造を採用した場合に比べて 、配線層の数を1層分増やさなければならないが、CAMセル領域1の行方向の長さを短 10

ፈበ

40

くすることが可能になる。特に、第1の実施例の図2(B)に示した第1層目の配線ピッチがCAMセル領域1の行方向の長さを決めている場合に、第2の実施例が有効である。また、周辺回路において4層の金属配線層が採用されている場合には、第2の実施例の配線構造を採用することによる配線層数の実質的な増加はない。

[0093]

次に、図11~図13を参照して、第3の実施例によるCAMの製造方法について説明する。第3の実施例によるCAMの等価回路は、図1(A)に示した第1の実施例の等価回路と同一である。また、半導体基板表面上の各トランジスタ及びキャパシタの配置も、図2(A)に示した第1の実施例の配置と同様である。図11~図13の各図は、図2(A)の一点鎖線A4-A4における断面図に相当する。

[0094]

図11 (A) に示すように、シリコンからなる半導体基板50の表層部に、STIにより素子分離絶縁領域51を形成する。素子分離絶縁領域51により、メモリセルトランジスタ用の活性領域3a及びサーチトランジスタ用の活性領域2が画定される。必要なウェルを形成し、閾値電圧制御のためのイオン注入を行う。

[0095]

活性領域3 a の表面上に、酸化シリコンからなる厚さ8 n m のゲート絶縁膜105を形成するとともに、もう一方の活性領域2の表面上に酸化シリコンからなる厚さ4 n m のゲート絶縁膜106を形成する。

[0096]

ゲート絶縁膜105及び106を覆うように、基板全面上に、ゲート電極となる厚さ18 0nmの多結晶シリコン膜108をCVDにより形成する。メモリセルトランジスタが配置される活性領域3a上の多結晶シリコン膜108にリン(P)を注入する。多結晶シリコン膜108の上に、厚さ170nmの酸化シリコン膜109をCVDにより形成する。

[0097]

図11(B)に示すように、酸化シリコン膜109を部分的にエッチングし、メモリセルトランジスタが配置される活性領域3aの上にのみ酸化シリコン膜109を残す。

[0098]

図11(C)に示すように、ゲート絶縁膜105、106、多結晶シリコン膜108、及び酸化シリコン膜109をパターニングし、メモリセルトランジスタTaのゲート電極(ワードラインW L)、第1のサーチトランジスタQaのゲート電極111、及び第2のサーチトランジスタPaのゲート電極110を残す。なお、図の右端の素子分離絶縁領域51の上に、繰り返し単位/Uの第2のサーチトランジスタPbのゲート電極112が示されている。ワードラインW L の上には、酸化シリコン膜109が残っている。

[0099]

基板表層部にイオン注入を行い、メモリセルトランジスタTaのソース及びドレインになる第1の不純物拡散領域115及び第2の不純物拡散領域116、及びサーチトランジスタPa、Qaのソース及びドレインのエクステンション部117を形成する。

[0100]

図12(D)に示すように、基板全面上に厚さ60nmの窒化シリコン膜を堆積させた後、活性領域3aに対応する領域をレジストパターンで覆って異方性エッチングする。活性領域3aの上に、窒化シリコン膜120が残り、サーチトランジスタQa、Pa、Pbのゲート電極111、110、112の側面上に窒化シリコンからなるサイドウォールスペーサ121が残る。

[0101]

基板表層部にイオン注入を行い、第2のサーチトランジスタPaのソース及びドレインになる第1の不純物拡散領域118及び第2の不純物拡散領域119を形成する。図12(D)には現れていないが、第1のサーチトランジスタQaのソース及びドレイン領域も同時に形成される。

[0102]

40

10

20

30

20

30

40

50

サーチトランジスタPa、Qaのソース及びドレイン領域上、ゲート電極上に、例えばコバルトシリサイドからなる金属シリサイド膜125を形成する。活性領域3aの上は窒化シリコン膜120で覆われているため、メモリセルトランジスタTaのソース及びドレイン領域の上、及びワードラインWLの上には金属シリサイド膜が形成されない。

[0103]

図 1 2 (E) に示すように、基板全面上に厚さ 2 5 n m の窒化シリコン膜 1 2 8 を堆積させる。窒化シリコン膜 1 2 8 の上に、 B P S G 膜の堆積、リフロー、及び C M P を行うことにより、厚さ 7 0 0 n m の B P S G 膜 1 2 9 を形成する。

[0104]

図12(F)に示すように、メモリセルトランジスタTaの第1の不純物拡散領域115を露出させるビアホール H_{5} 1、及び第2の不純物拡散領域116と第1のサーチトランジスタQaのゲート電極111の上面の一部を露出させるビアホール H_{5} 2を形成する。ビアホール H_{5} 1及び H_{5} 2は、BPSG膜129を貫通する穴を形成した後、その穴の内面に露出した窒化シリコン膜128と120とを異方性エッチングすることにより形成される。

[0105]

図13(G)に示すように、ビアホール H_{5} 1 及び H_{5} 2 内に、不純物がドープされたアモルファスシリコンからなる導電性プラグを埋め込む。ビアホール H_{5} 2 内に埋め込まれた導電性プラグは、メモリセルトランジスタT4 の第2の不純物拡散領域116及び第1のサーチトランジスタQ5 のゲート電極111の双方に電気的に接続される。第1のサーチトランジスタQ6 のゲート電極111の上面のうち、ビアホール H_{5} 7 内に埋め込まれた導電性プラグに接する領域に隣接した一部の領域上には、窒化シリコン膜120が残っている。

[0106]

BPSG膜129の上に、BPSG膜を堆積させてリフロー処理を行うことにより、厚さ 1200nmの層間絶縁膜 130を形成する。ビアホール H_{52} の少なくとも一部と重なる位置に、層間絶縁膜 130 を貫通するキャパシタ用ホール 131 を形成する。キャパシタ用ホール 131 の底面に、ビアホール H_{52} 内に埋め込まれた導電性プラグの上面が露出する。キャパシタ用ホール 131 は、ワードライン W L やゲート電極 111 の上面までは達しない。

[0107]

図13(H)に示すように、キャパシタ用ホール131の配置された位置に、蓄積電極135、キャパシタ誘電体膜、及びプレート電極136からなるキャパシタを形成する。層間絶縁膜130の上に、酸化シリコンからなる厚さ500nmの層間絶縁膜138を形成する。

[0108]

ビアホール H_{5} 1 に対応する位置に、層間絶縁膜 1 3 8 及 $\overline{0}$ 1 3 0 を貫通するビアホール H_{5} 5 を形成する。第 2 のサーチトランジスタ P a の第 2 の不純物拡散領域 1 1 9 に対応する位置に、第 2 の不純物拡散領域 1 1 9 上の金属シリサイド膜 1 2 5 を露出させるビアホール H_{5} 6 を形成する。さらに、繰り返し単位 / U 内の第 2 のサーチトランジスタ T b のゲート電極 1 1 2 の上面を露出させるビアホール H_{5} 7 を形成する。ビアホール H_{5} 5 、 及 $\overline{0}$ $\overline{0}$ 7 内に導電性 \mathcal{O} 7 ラグを埋め込む。

[0109]

層間絶縁膜138よりも上に金属配線層の構成は、第1または第2の実施例の構成と同様である。

図14に、第3の実施例によるCAMセルの一部分の平面図を示す。蓄積電極135の一部が、ワードラインWLに重なっている。図13(H)に示したように、キャパシタ用ホール131がワードラインWLの上面まで達しない。このような構成にしたことにより、蓄積電極135をワードラインWLに重ねることが可能になる。蓄積電極135の占める領域を広くすることができるため、キャパシタの容量を大きくすることが可能になる。

20

30

40

50

[0110]

図14では、第1のサーチトランジスタQaのゲート電極111の外周の一部が、メモリセルトランジスタTaの第2の不純物拡散領域116の外周の一部と一致している場合を示した。ゲート電極111が第2の不純物拡散領域116と部分的に重なるような構成にしてもよい。

[0111]

第3の実施例の場合にも、第1の実施例の場合と同様に、ワードラインWLに対してビアホールH₅₂を自己整合的に形成することができる。また、第3の実施例の場合には、サーチトランジスタPa及びQaのゲート電極110及び11の上面に金属シリサイド膜125を形成することができる。

[0112]

次に、図15及び図16を参照して、第4の実施例によるCAMの製造方法について説明する。

図15(A)に示すBPSG膜68よりも下の層の構造は、図5(F)に示した第1の実施例のBPSG膜68よりも下の層の構造と同じである。図15(A)の各構成部分には、図5(F)の対応する構成部分に付された参照符号と同一の参照符号が付されている。

[0113]

[0114]

[0115]

ビアホールH_{6 1} 及びH_{6 2} の双方に重なる位置に、BPSG膜141を貫通するキャパシタ用ホール145を形成する。キャパシタ用ホール145が形成された位置に、蓄積電極146、キャパシタ誘電体膜、及びプレート電極147からなるキャパシタを形成する

[0116]

BPSG膜141の上に、酸化シリコンからなる厚さ500nmの層間絶縁膜150を形成する。図6(H)に示した第1の実施例のビアホールH₃、H₅及びH₆に相当するビアホールを形成する。層間絶縁膜150よりも上の金属配線層の構成は、第1の実施例の場合と同様である。

[0117]

図17に、第4の実施例によるCAMセルの一部の平面図を示す。第3の実施例の場合と同様に、蓄積電極146の一部がワードラインWLと重なっている。これにより、キャパシタの容量を大きくすることができる。

[0118]

第3の実施例の場合には、図11(B)及び(C)に示したように、ゲート電極のパターニング時に、基板表面に段差が形成されている。これに対し、第4の実施例の場合には、ゲート電極のパターニング時に、基板表面が平坦である。このため、微細なゲートパターンを形成する場合に特に有効である。

[0119]

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例 えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

[0120]

上記実施例から、以下の付記に記載された発明が導出される。

(付記1) 半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配置

された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチトランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタの第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトランジスタのゲート電極に接続された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバスラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一方の第1の端子に接続されたマッチラインと、

前記複数のセルのサーチ回路の他方の第2の端子に接地電圧を印加するグランドラインとを有し、

前記ビットライン、データバスライン、マッチライン、及びグランドラインが、前記キャパシタの配置された層よりも上の配線層に配置されている半導体装置。

[0121]

(付記2) 前記ビットライン、データバスライン、マッチライン、及びグランドラインが、金属で形成されている付記1に記載の半導体装置。

(付記3) 前記第2のサーチトランジスタの第1の不純物拡散領域、ゲート電極、及び第2の不純物拡散領域が、この順番に第1の方向に沿って並び、前記メモリセルトランジスタの第1の不純物拡散領域、ゲート電極、及び第2の不純物拡散領域、前記第2のサーチトランジスタのゲート電極が、第2の方向に沿ってこの順番に並び、前記第1のサーチトランジスタのゲート電極が、第2の方向に関して、前記メモリセルトランジスタの第2の不純物拡散領域と重なる位置まで延在している付記1または2に記載の半導体装置。

[0122]

(付記4) 前記ビットラインが、前記キャパシタが配置された層よりも1つ上の配線層に配置され、前記第1及び第2のサーチトランジスタが、前記第1の方向に延在する第1の活性領域内に配置され、該第1及び第2のサーチトランジスタのゲート電極の各々が該第1の活性領域と交差し、前記ビットラインが、前記第1のサーチトランジスタのゲート電極と前記第1の活性領域との交差箇所と重なる位置で前期第1の活性領域と交差している付記3に記載の半導体装置。

[0123]

(付記5) 前記ビットラインが、前記マッチライン、データバスライン、及びグランドラインのいずれよりも上の配線層に配置されている付記1~3のいずれかに記載の半導体装置。

[0124]

(付記6) さらに、前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記半導体基板の表面の法線に平行な視線で見たとき、前記第1の導電性部材及び前記第1のサーチトランジスタのゲート電極に重なり、該第1の導電性部材と重なる領域においては、前記第2の層間絶縁膜を貫通して該第1の導電性部材の上面まで達し、該第1のサーチトランジスタのゲート電極と重なる領域においては、前記第2の層間絶縁膜及び前記

10

20

30

40

第1の層間絶縁膜を貫通し、前記第1のサーチトランジスタのゲート電極の上面まで達するキャパシタ用ホールとを含み、

前記キャパシタが、

前記キャパシタ用ホールの内面を覆い、前記第1の導電性部材と前記第1のサーチトランジスタのゲート電極との双方に接続された蓄積電極と、

前記蓄積電極の表面を覆うキャパシタ誘電体膜と、

前記キャパシタ誘電体膜を介して、前記蓄積電極とともに前記キャパシタを構成するプレート電極と

を含む付記1~5のいずれかに記載の半導体装置。

[0125]

(付記7) さらに、

前記メモリセルトランジスタのゲート電極の上、及び前記第1のサーチトランジスタのゲート電極の上に配置され、前記第1の層間絶縁膜と同じエッチング特性を有するゲート上部膜と、

前記メモリセルトランジスタのゲート電極とその上のゲート上部膜の側面を覆い、前記第 1の層間絶縁膜とは異なるエッチング特性を有する絶縁材料で形成され、前記第1のビアホールの側面の一部を画定する第1のサイドウォールスペーサと、

前記メモリセルトランジスタのゲート電極上の前記ゲート上部膜と前記第1の層間絶縁膜 との間に配置され、前記第1のサイドウォールスペーサと同じ材料で形成されたゲート保 護膜と

を有し、前記キャパシタ用ホールが、前記第1のサーチトランジスタのゲート電極上のゲート上部膜を貫通し、ゲート電極まで達している付記6に記載の半導体装置。

[0126]

(付記8) さらに、前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記半導体基板の表面の法線に平行な視線で見たとき、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極に重なり、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と

を含み、前記キャパシタが、前記第1の層間絶縁膜の上に配置され、該キャパシタの蓄積 電極が前記第1の導電性部材に接続されている付記1~5のいずれかに記載の半導体装置

[0127]

(付記9) 前記ワードラインが、前記メモリセルトランジスタのゲート電極を延在して 構成され、

さらに、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記半導体基板の表面の法線に平行な視線で見たとき、前記第1の導電性部材及び前記ワードラインに重なり、該第1の導電性部材の上面まで達し、前記第1の層間絶縁膜は貫通しないキャパシタ用ホールと

を含み、

前記キャパシタが、

前記キャパシタ用ホールの内面を覆い、前記第1の導電性部材及び前記第1のサーチトランジスタのゲート電極に接続された蓄積電極と、

前記蓄積電極の表面を覆うキャパシタ誘電体膜と、

前記キャパシタ誘電体膜を介して、前記蓄積電極とともに前記キャパシタを構成するプレート電極と

を含む付記8に記載の半導体装置。

[0128]

10

20

30

40

(付記10) さらに、

前記メモリセルトランジスタのゲート電極の上面上に配置され、絶縁材料からなるゲート 上部膜と、

前記ゲート上部膜の上面と、前記第1の層間絶縁膜との間に配置され、前記第1の層間絶縁膜とは異なるエッチング特性を有する絶縁材料で形成された第1の保護膜と、

前記メモリセルトランジスタのゲート電極及びゲート上部膜の側面、及び前記第1のサーチトランジスタのゲート電極の側面を覆い、前記第1の保護膜と同一材料で形成され、前記第1のビアホールの側面を画定するサイドウォールスペーサと、

前記第1のサーチトランジスタのゲート電極の上面のうち前記第1の導電性部材に接する領域に隣接した一部の領域を覆い、前記第1の保護膜と同一の材料で形成された第2の保護膜と

を有する付記8または9に記載の半導体装置。

[0129]

(付記11) さらに、

前記メモリセルトランジスタのゲート電極の上面上、及び前記第1のサーチトランジスタのゲート電極の上面上に配置され、絶縁材料で形成されたゲート上部膜と、

前記メモリセルトランジスタのゲート電極の側面とその上のゲート上部膜の側面、及び前記第1のサーチトランジスタのゲート電極とその上のゲート上部膜の側面を覆い、前記ゲート上部膜とはエッチング特性の異なる絶縁材料で形成されたサイドウォールスペーサと

前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆 う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域まで達し、側面の一部が前記サイドウォールスペーサで画定された第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜を貫通し、前記第1の導電性部材の上面まで達する第2のビアホールと、

前記第2の層間絶縁膜、前記第1の層間絶縁膜、及び前記第1のサーチトランジスタのゲート電極上のゲート上部膜を貫通し、該第1のサーチトランジスタのゲート電極まで達する第3のビアホールと、

前記第2のビアホール内に埋め込まれた第2の導電性部材と、

前記第3のビアホール内に埋め込まれた第3の導電性部材と

を含み、前記キャパシタが前記第2の層間絶縁膜の上に配置され、該キャパシタの蓄積電極が前記第2の導電性部材及び第3の導電性部材に接触する付記1~5のいずれかに記載の半導体装置。

[0130]

(付記12) 半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチトランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタの第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトランジスタのゲート電極に接続された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバ

20

10

40

30

スラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一方の第1の端子に接続されたマッチラインと、

前記複数のセルのサーチ回路の他方の第2の端子に接地電圧を印加するグランドラインと前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記半導体基板の表面の法線に平行な視線で見たとき、前記第1の導電性部材及び前記第 1のサーチトランジスタのゲート電極に部分的に重なり、該第1の導電性部材と重なる領域においては、前記第2の層間絶縁膜を貫通して該第1の導電性部材の上面まで達し、該第1のサーチトランジスタのゲート電極と重なる領域においては、前記第2の層間絶縁膜及び前記第1の層間絶縁膜を貫通し、前記第1のサーチトランジスタのゲート電極の上面まで達するキャパシタ用ホールとを有し、

前記キャパシタが、

前記キャパシタ用ホールの内面を覆い、前記第1の導電性部材及び前記第1のサーチトランジスタのゲート電極に接続された蓄積電極と、

前記蓄積電極の表面を覆うキャパシタ誘電体膜と、

前記キャパシタ誘電体膜を介して、前記蓄積電極とともに前記キャパシタを構成するプレート電極と

を含む半導体装置。

[0131]

(付記13) 半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチトランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパシタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチトランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタの第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトランジスタのゲート電極に接続された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードラインとビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジスタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタの第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバスラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサーチトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一方の第1の端子に接続されたマッチラインと、

前記複数のセルのサーチ回路の他方の第2の端子に接地電圧を印加するグランドラインと前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記半導体基板の表面の法線に平行な視線で見たとき、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極に重なり、前記メモリセルトランジスタの第2の不純物拡散領域及び前記第1のサーチトランジスタのゲート電極まで達する第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と

を有し、前記キャパシタが、前記第1の層間絶縁膜の上に配置され、該キャパシタの蓄積 電極が前記第1の導電性部材に接続されている半導体装置。 10

20

30

40

[0132]

(付記14) 前記ワードラインが、前記メモリセルトランジスタのゲート電極を延在し て構成され、

さらに、前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前 記 半 導 体 基 板 の 表 面 の 法 線 に 平 行 な 視 線 で 見 た と き 、 前 記 第 1 の 導 電 性 部 材 及 び 前 記 ワ ードラインに重なり、該第1の導電性部材の上面まで達し、前記第1の層間絶縁膜は貫通 しないキャパシタ用ホールと

を含み、

前記キャパシタが、

前記キャパシタ用ホールの内面を覆い、前記第1の導電性部材及び前記第1のサーチトラ 10 ンジスタのゲート電極に接続された蓄積電極と、

前記蓄積電極の表面を覆うキャパシタ誘電体膜と、

前記キャパシタ誘電体膜を介して、前記蓄積電極とともに前記キャパシタを構成するプレ ート電極と

を含む付記13に記載の半導体装置。

[0133]

(付記15) 半導体基板の表面上に、相互に交差する第1及び第2の方向に規則的に配 置された複数のセルであって、該セルの各々が、メモリセルトランジスタ、第1のサーチ トランジスタ、第2のサーチトランジスタ、及びキャパシタを含み、各トランジスタが、 ゲート電極と、その両側に配置された第1及び第2の不純物拡散領域とを含み、該キャパ シタが蓄積電極とプレート電極とを含み、該第1のサーチトランジスタと第2のサーチト ランジスタとが相互に直列に接続されてサーチ回路を構成し、該メモリセルトランジスタ の第2の不純物拡散領域が該キャパシタの蓄積電極及び該第1のサーチトランジスタのゲ ート電極に接続された前記セルと、

相互に交差するように配置されたワードラインとビットラインであって、該ワードライン とビットラインとの交差箇所に1つのセルが対応し、対応するセルのメモリセルトランジ スタのゲート電極に接続されたワードラインと、対応するセルのメモリセルトランジスタ の第1の不純物拡散領域に接続されたビットラインと、

相互に交差するように配置されたデータバスラインとマッチラインであって、該データバ スラインとマッチラインとの交差箇所に1つのセルが対応し、対応するセルの第2のサー チトランジスタのゲート電極に接続されたデータバスラインと、対応するサーチ回路の一 方の第1の端子に接続されたマッチラインと、

前 記 複 数 の セ ル の サ ー チ 回 路 の 他 方 の 第 2 の 端 子 に 接 地 電 圧 を 印 加 す る グ ラ ン ド ラ イ ン と 前記メモリセルトランジスタのゲート電極の上面上、及び前記第1のサーチトランジスタ のゲート電極の上面上に配置され、絶縁材料で形成されたゲート上部膜と、

前記メモリセルトランジスタのゲート電極の側面とその上のゲート上部膜の側面、及び前 記第1のサーチトランジスタのゲート電極とその上のゲート上部膜の側面を覆い、前記ゲ ート上部膜とはエッチング特性の異なる絶縁材料で形成されたサイドウォールスペーサと

前記第1及び第2のサーチトランジスタ、前記メモリセルトランジスタのゲート電極を覆 う第1の層間絶縁膜と、

前記第1の層間絶縁膜を貫通し、前記メモリセルトランジスタの第2の不純物拡散領域ま で達し、側面の一部が前記サイドウォールスペーサで画定された第1のビアホールと、

前記第1のビアホール内に埋め込まれた第1の導電性部材と、

前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜を貫通し、前記第1の導電性部材の上面まで達する第2のビアホー ルと、

前記第2の層間絶縁膜、前記第1の層間絶縁膜、及び前記第1のサーチトランジスタのゲ ート電極上のゲート上部膜を貫通し、該第1のサーチトランジスタのゲート電極まで達す る第3のビアホールと、

30

前記第2のビアホール内に埋め込まれた第2の導電性部材と、

前記第3のビアホール内に埋め込まれた第3の導電性部材と

を含み、前記キャパシタが前記第2の層間絶縁膜の上に配置され、該キャパシタの蓄積電 極が前記第2の導電性部材及び第3の導電性部材に接触する半導体装置。

[0134]

前記ワードラインが、前記メモリセルトランジスタのゲート電極を延在し (付記16) て構成され、

さらに、前記第2の層間絶縁膜の上に形成された第3の層間絶縁膜と、

前記半導体基板の表面の法線に平行な視線で見たとき、前記第2の導電性部材、前記第3 の導電性部材及び前記ワードラインに重なり、該第2及び第3の導電性部材の上面まで達 し、前記第2の層間絶縁膜は貫通しないキャパシタ用ホールと を含み、

前記キャパシタが、

前記キャパシタ用ホールの内面を覆い、前記第1の導電性部材及び前記第1のサーチトラ ンジスタのゲート電極に接続された蓄積電極と、

前記蓄積電極の表面を覆うキャパシタ誘電体膜と、

前記キャパシタ誘電体膜を介して、前記蓄積電極とともに前記キャパシタを構成するプレ ート電極と

を含む付記15に記載の半導体装置。

[0135]

【発明の効果】

以上説明したように、本発明によれば、メモリ素子にDRAMを用いたCAMの集積度を 髙めることが可能になる。

【図面の簡単な説明】

【図1】(A)は、本発明の実施例によるCAMの等価回路図であり、(B)は、論理値 表であり、(C)は、実施例の変形例の等価回路図である。

【図2】(A)は、第1の実施例によるCAMの金属配線層よりも下層のレイアウトを示 す平面図であり、(B)は第1層目の金属配線層の平面図である。

【図3】(A)は、第1の実施例によるСАMの第2層目の金属配線層の平面図であり、 (B)は、第3層目の金属配線層の平面図である。

【図4】第1の実施例によるСАMの製造方法を説明するための製造途中の基板の断面図 (その1) である。

【図5】第1の実施例によるСАMの製造方法を説明するための製造途中の基板の断面図 (その2)である。

【図6】第1の実施例によるCAMの製造方法を説明するための製造途中の基板の断面図 (その3)である。

【図7】第1の実施例によるCAMの断面図である。

【図8】(A)は、第1層目の金属配線層の平面図であり、(B)は、第2層目の金属配 線層の平面図である。

【図9】(C)は、第3層目の金属配線層の平面図であり、(D)は、第4層目の金属配 40 線層の平面図である。

【図10】第2の実施例によるCAMの断面図である。

【図11】第3の実施例によるCAMの製造方法を説明するための製造途中の基板の断面 図(その1)である。

【図12】第3の実施例によるСАМの製造方法を説明するための製造途中の基板の断面 図(その2)である。

【図13】第3の実施例によるCAMの製造方法を説明するための製造途中の基板の断面 図 (その3)である。

【図14】第3の実施例によるСАМの金属配線層よりも下層の一部のレイアウトを示す 平面図である。

20

10

30

【図15】第4の実施例によるCAMの製造方法を説明するための製造途中の基板の断面図(その1)である。

【図16】第4の実施例によるCAMの製造方法を説明するための製造途中の基板の断面図(その2)である。

【図17】第4の実施例によるCAMの金属配線層よりも下層の一部のレイアウトを示す 平面図である。

【図18】従来のCAMの一部の断面図である。

【符号の説明】


- CAMセル領域
- 2、3a、3b 活性領域
- 5、6、14 ゲート電極
- 7、8、9、10、11、12 不純物拡散領域
- 15 蓄積電極
- 21、22、23、31 孤立導電膜
- 50 半導体基板
- 5 1 素子分離絶縁領域
- 55、56 ゲート絶縁膜
- 58 アモルファスシリコン膜
- 59 タングステンシリサイド膜
- 60 酸化シリコン膜
- 62、67 窒化シリコン膜
- 63 サイドウォールスペーサ
- 65 金属シリサイド膜
- 68 BPSG膜
- 70 レジスト膜
- 72、80 層間絶縁膜
- 75 キャパシタ用ホール
- 76 キャパシタ誘電体膜
- 77 プレート電極
- 90、91、92、95、96、100 孤立導電膜
- 105、106 ゲート絶縁膜
- 108 多結晶シリコン膜
- 109 酸化シリコン膜
- 110、111、112 ゲート電極
- 115、116、118、119 不純物拡散領域
- 117 エクステンション部
- 120 窒化シリコン膜
- 121 サイドウォールスペーサ
- 125 金属シリサイド膜
- 128 窒化シリコン膜
- 1 2 9 B P S G 膜
- 130 層間絶縁膜
- 131 キャパシタ用ホール
- 135 蓄積電極
- 136 プレート電極
- 138 層間絶縁膜
- 140、141 BPSG膜
- 145 キャパシタ用ホール
- 1 4 6 蓄積電極
- 147 プレート電極

10

20


30


150層間絶縁膜



【図3】


第1の実施例






【図4】

第1の実施例(その1)




【図5】




【図6】

第1の実施例(その3)




【図7】


第1の実施例(その4)



【図8】


第2の実施例






【図9】


第2の実施例






【図10】


第2の実施例




【図11】

第3の実施例(その1)









【図12】

第3の実施例(その2)




【図13】

第3の実施例(その3)



【図14】


第3の実施例



【図15】


第4の実施例(その!)

(A)



【図16】

第4の実施例(その2)



【図17】

第4の実施例

